DARPA與美大學與公司合作:投15億美元重塑芯片業

　　7月25日消息，據TechCrunch報道，美國國防部下屬研究機構——美國國防高級研究計劃局(DARPA)正在舉辦“電子產業復興計劃”(Electronics Resurgence Initiative)，旨在通過資助業內潛力巨大但未經證實的新想法，幫助重塑芯片技術行業。

　　DARPA計劃在未來幾年中在這方面花費高達15億美元，其中大約7500萬美元今天被指定給幾個新的合作伙伴。“電子產業復興計劃”是DARPA于去年推出的，自從那時起，它已經向全美大學和研究實驗室中征求了建議，并最終確定了選擇資助的幾個對象。

　　DARPA“電子復興計劃”的合作伙伴和參與者很多，包括麻省理工學院(MIT)、斯坦福大學(Stanford)、普林斯頓大學(Princeton)、耶魯大學(Yale)、加州大學、IBM、英特爾(Intel)、高通(Qualcomm)以及多個國家實驗室(National Labs)等等。每個機構通常參與六個子程序之一，而每個子程序都有自己的首字母縮略詞：

　　1)軟件定義硬件(SDH)——計算通常在通用處理器上完成，但是特殊的處理器可以更快地完成任務。問題是，這些“應用專用集成電路”(ASIC)的創建既昂貴又耗時，而SDH是“基于正在處理的數據可以實時重新配置的硬件和軟件”;

　　2)特定領域的芯片系統(DSSoC)——這與SDH有關，但它主要是在自定義芯片(例如，圖像識別或消息解密)和通用芯片之間找到正確的平衡。DSSoC旨在創建“單一可編程框架”，讓開發人員可以輕松地混合和匹配ASIC、CPU以及GPU等部件;

　　3)電子硬件智能設計(IDEA)——在相關的說明上，創建這種芯片的實際物理布線布局是個非常復雜和專業的過程。IDEA希望將設計芯片的時間從一年縮短到一天，“以開創國防部硬件系統24小時設計周期的時代。”在理想情況下，這個過程甚至不需要人類參與。但毫無疑問，專家們會審查最終的設計;

　　4)Posh開源硬件(POSH)——POSH計劃創建開源的片上系統(SoC)設計和驗證生態系統(包括技術、方法和標準)，以使超復雜的SoC設計更具成本效益。使復雜SoC設計門檻降低的新工具將為特定用途的設計開辟創新領域新紀元，主要體現為開源軟件在應用層面的創新;

　　5)三維單片片上系統(3DSoC)——將處理器和芯片連接到中央存儲器和執行系統的標準模型會導致嚴重的瓶頸，所以3DSoC的目標是將所有東西合并成一個棧(即3D部分)，并“集成邏輯、內存和輸入輸出(I/O)元素，以大大縮短(超過50倍)計算時間，同時使用更少的功率。”

　　6)新型計算需求基礎(FRANC)——處理器的“標準模型”加上短期和長期記憶被稱為馮·諾依曼架構(Von Neumann architecture)，它是以該計算技術和理論的創始人名字命名的，幾乎所有的計算都是這樣完成的。但DARPA認為，現在是時候超越這一點了，用“新的材料和集成方案”創建“新穎的計算拓撲”，以消除或減少數據移動的方式處理數據。正如你所能看到的，這是一部科幻小說，但如果我們不試圖逃離馮·諾依曼的束縛，他將永遠主宰我們。

　　正如你所看到的，這些都是極具雄心的想法，但不要奢望DARPA將這些研究人員聯合起來，立即就能創造出有用的東西。國防部是基礎科學的堅定支持者，無數基礎研究都是由空軍、DARPA或其他準軍事機構資助的。因此，可以把這個項目看作是美國試圖在某些重要領域刺激創新的舉動，而這些領域也恰好具有軍事意義。

　　DARPA的一位代表解釋說，在這些項目下，有7500萬美元用于資助各種項目，不過具體情況直到最后才會確認。這是2018財年的資助金額，根據不同項目的優點和要求，可能會增加更多款項。這一切都來自于對整個ERI的15億美元預算。ERI峰會正在進行中，參與者和DARPA代表分享信息，交換意見和設定期望。毫無疑問，明年峰會將再次召開，屆時將有更多項目入選。