三星公布7nm EUV技術(shù)細(xì)節(jié)：年底預(yù)試產(chǎn)、柵極間距54nm

　　本周在火奴魯魯舉行的VLSI(超大規(guī)模集成電路)研討會(huì)上，三星首次分享了基于EUV技術(shù)的7nm工藝細(xì)節(jié)。

　　EUV在半導(dǎo)體領(lǐng)域的應(yīng)用已經(jīng)研發(fā)了將近30年之久，終于在2018年看到曙光，三星稱風(fēng)險(xiǎn)試產(chǎn)年底啟動(dòng)。考慮到風(fēng)險(xiǎn)試產(chǎn)到最終量產(chǎn)大約要維持1年的時(shí)間，所以年底和明年初的Exynos和驍龍芯片將暫時(shí)無緣7nm EUV。

　　三星此前已經(jīng)透露，和高通在合作10nm的改良版8nm，傳言首發(fā)會(huì)是驍龍730。

　　回到三星的7nm EUV(極紫外光刻)，就是使用波長13.5nm的紫外線(波長范圍是10~400nm)取代現(xiàn)在的193nm ArF(氟化氬)浸沒式光刻，從而使得晶體管更加精密。

　　ArF光刻機(jī)ASML(阿斯麥)和尼康都可以造，但是功率250W的EUV光刻機(jī)，全球就只有ASML(阿斯麥)提供的NXE-3400。

　　技術(shù)指標(biāo)方面，三星7nm EUV的柵極間距是54nm，鰭片間距是27nm，前者居然只是Intel 10nm的水平。

　　相較目前10nm LPP的驍龍845、Exynos 9810，三星7nm EUV的芯片面積將縮小40%。

　　不過，三星稱，新工藝晶體管的性能將比去年首秀時(shí)最多提升20%，功耗最多下降50%。

　　另外，7nm EUV的好處還在于，比多重曝光的步驟要少，也就是相同時(shí)間內(nèi)的產(chǎn)量將提升。當(dāng)然，這里說的是最理想的情況， 比如更好的EUV薄膜以減少光罩的污染、自修正機(jī)制過關(guān)堪用等。三星稱，7nm EUV若最終成行，將被證明是成本更優(yōu)的方案。

　　如今，三星已經(jīng)生產(chǎn)出基于7nm EUV的SRAM測(cè)試芯片，容量256Mb，大小0.0262平方微米。三星還透露，基于7nm的四核CPU、6核GPU都可以功能化運(yùn)行了。

　　對(duì)手方面，臺(tái)積電號(hào)稱已經(jīng)投產(chǎn)第一代7nm CLN7FF，性能提升30%，功耗降低60%。不過，EUV需要等到CLN7FF+時(shí)導(dǎo)入，所以理論上蘋果A12無緣。

　　GF的7nm LP指標(biāo)是柵極間距56nm，鰭片間距30nm，性能提升40%，功耗降低55%，預(yù)計(jì)將用在AMD Zen2處理器上。