臺積電將制造兩倍于當今最大芯片尺寸的大型芯片，功率數千瓦

　　你認為AMD的Instinct MI300X和英偉達的B200 GPU很大嗎?臺積電近期在北美技術研討會上宣布，該公司正在開發CoWoS封裝技術的新版本，該技術將使系統級封裝(SiP)的尺寸增大兩倍以上。代工廠預計，這些將使用120x120毫米的巨大封裝，并消耗數千瓦的功率。

　　最新版本的CoWoS允許臺積電制造比光掩模(或掩模版，858平方毫米)尺寸大約3.3倍的硅中介層。 因此，邏輯、8個HBM3/HBM3E內存堆棧、I/O和其他小芯片(Chiplet)最多可占用2831平方毫米。最大基板尺寸為80×80毫米。AMD的Instinct MI300X和英偉達的B200都使用這種技術，盡管英偉達的B200芯片比AMD的MI300X更大。

　　下一代CoWoS_L將于2026年投入生產，將能夠實現約5.5倍掩模版尺寸的中介層(這可能不如去年宣布的6倍掩模版尺寸那么令人印象深刻)。這意味著4719平方毫米將可用于邏輯、最多12個HBM內存堆棧和其他小芯片。此類SiP還需要更大的基板，根據臺積電的幻燈片，正在考慮100x100 毫米。因此，此類芯片將無法使用OAM模塊。

　　臺積電不會就此止步：到2027年，它將擁有CoWoS技術的新版本，該技術將使中介層的尺寸達到光罩尺寸的8倍或更多倍，這將為Chiplet提供6864平方毫米的空間。臺積電設想的其中一種設計依賴于四個堆疊式集成系統芯片 (SoIC)，與12個HBM4內存堆棧和額外的I/O芯片相配合。這樣一個龐然大物肯定會消耗巨大的功率——這里討論的是數千瓦，并且需要非常復雜的冷卻技術。臺積電還預計此類解決方案將使用120x120毫米基板。

　　有趣的是，今年早些時候，博通展示了一款定制AI芯片，具有兩個邏輯芯片和12個HBM內存堆棧。 我們沒有這款產品的具體規格，但它看起來比AMD的Instinct MI300X和英偉達的B200更大，盡管沒有臺積電2027年計劃的那么大。