臺積電升級 CoWoS 封裝技術，計劃2027推出12個HBM4E 堆棧的120x120mm 芯片

　　臺積電近日在北美技術研討會上宣布，正在研發(fā) CoWoS 封裝技術的下個版本，可以讓系統(tǒng)級封裝(SiP)尺寸增大兩倍以上，實現(xiàn) 120x120mm 的超大封裝，功耗可以達到千瓦級別。

　　根據(jù)臺積電官方描述，CoWoS 封裝技術繼任者所創(chuàng)建的硅中介層，其尺寸是光掩模(Photomask，也稱 Reticle，大約為 858 平方毫米)是 3.3 倍。

　　CoWoS 封裝技術繼任者可以封裝邏輯電路、8 個 HBM3 / HBM3E 內存堆棧、I / O 和其他芯粒(Chiplets)，最高可以達到 2831 平方毫米，最大基板尺寸為 80×80 毫米。消息稱 AMD 的 Instinct MI300X 和 Nvidia 的 B200 都使用這種技術。

　　臺積電計劃 2026 年投產下一代 CoWoS_L，硅中介層尺寸可以達到光掩模的 5.5 倍，可以封裝邏輯電路、 12 個 HBM3 / HBM3E 內存堆棧、I / O 和其他芯粒(Chiplets)，最高可以達到 4719 平方毫米。

　　臺積電還計劃在 2027 年繼續(xù)推進 CoWoS 封裝技術，讓硅中介層尺寸達到光掩模的 8 倍以上，提供 6864 平方毫米的空間，封裝 4 個堆疊式集成系統(tǒng)芯片 (SoIC)，與 12 個 HBM4 內存堆棧和額外的 I / O 芯片。