為AI芯片“穩(wěn)住電源”，英特爾代工在IEDM 2025亮出關(guān)鍵底層技術(shù)

　　隨著晶體管持續(xù)微縮，先進芯片在性能不斷提升的同時，也面臨著供電穩(wěn)定性日益嚴峻的挑戰(zhàn)。尤其是在AI和科學計算場景下，芯片功耗不斷攀升，電源完整性已成為制約系統(tǒng)性能和可靠性的關(guān)鍵瓶頸。

　　在2025年IEEE國際電子器件大會(IEDM 2025)上，英特爾代工研究團隊公布了在片上去耦電容材料領(lǐng)域取得的最新進展，展示了多項有望應用于下一代先進工藝的關(guān)鍵技術(shù)成果。

　　本次大會上，英特爾代工重點展示了三種面向深溝槽結(jié)構(gòu)的金屬-絕緣體-金屬(MIM)電容材料，分別為鐵電鉿鋯氧化物(HZO)、氧化鈦(TiO)和鈦酸鍶(STO)。這些材料均可與標準芯片后端(BEOL)制造流程兼容，適合集成到先進CMOS工藝中。

　　借助原子層沉積(ALD)工藝，這些新型介質(zhì)材料能夠在高縱橫比的深溝槽結(jié)構(gòu)中實現(xiàn)均勻、可控的薄膜生長，從而有效改善界面質(zhì)量并提升器件可靠性。測試結(jié)果顯示，其平面等效電容密度可達到每平方微米60至98飛法拉(fF/μm²)，相較當前主流先進技術(shù)實現(xiàn)了顯著提升。

　　在性能之外，可靠性同樣是此次技術(shù)突破的核心亮點。相關(guān)MIM電容在漏電控制方面表現(xiàn)出色，漏電水平較行業(yè)目標低三個數(shù)量級(1000倍)，且未對電容漂移、擊穿電壓等關(guān)鍵指標產(chǎn)生不利影響，為高功率AI芯片的長期穩(wěn)定運行提供了保障。

　　除嵌入式去耦電容外，英特爾代工研究人員及其合作伙伴還在IEDM 2025期間探討了以下前沿技術(shù)話題：

　　(1)超薄GaN芯粒技術(shù)：英特爾研究人員展示了業(yè)界領(lǐng)先的基于300毫米硅晶圓打造的功能完整的氮化鎵(GaN)芯粒。這項技術(shù)突破實現(xiàn)了僅19微米(µm)厚的超薄芯粒，比一根人類頭發(fā)還薄，同時配有完整的集成數(shù)字控制電路庫，有望解決下一代高性能電力和射頻(RF)電子器件在供電與效率方面的挑戰(zhàn)。

　　(2)靜默數(shù)據(jù)錯誤：傳統(tǒng)制造測試會如何遺漏一些關(guān)鍵缺陷，這些缺陷會導致數(shù)據(jù)中心處理器出現(xiàn)靜默數(shù)據(jù)損壞，因此需要采用多樣化的功能測試方法來確保大規(guī)模部署的可靠性。

　　(3)微縮二維場效應晶體管(2D FETs)的可靠性：與維也納工業(yè)大學(Technical University of Vienna)合作，英特爾的研究人員探討了二維材料(如二硫化鉬)在未來能否取代硅，用于微型化的晶體管。

　　(4)二維場效應晶體管中的選擇性邊緣工藝：與IMEC合作，英特爾的研究人員改進了用于源極和漏極接觸形成和柵極堆疊集成的技術(shù)模塊，可與晶圓廠兼容(fab-comatible)，并降低了等效氧化層厚度(EOT)。

　　(5)CMOS微縮：與首爾大學合作，這一技術(shù)課堂涵蓋了互補金屬氧化物半導體(CMOS)微縮技術(shù)的最新進展，包括如何通過平衡功耗、性能和面積，背面供電網(wǎng)絡(luò)，以及設(shè)計工藝協(xié)同優(yōu)化(DTCO)推動半導體技術(shù)的發(fā)展，滿足AI和HPC的算力需求。