力挺摩爾定律 英特爾開發(fā)出3D堆疊技術(shù)

　　半個(gè)世紀(jì)前，英特爾創(chuàng)始人之一戈登·摩爾提出“摩爾定律”(Moore's Law)，從這以后，芯片廠商們多遵從這一定律生產(chǎn)芯片。而近年來，“摩爾定律”被其他廠商唱衰，本該是芯片“鼻祖”的英特爾也在技術(shù)上漸漸落后于競爭對手。在此次的架構(gòu)日，英特爾展示了他們的眾多下一代技術(shù)和已經(jīng)做出的創(chuàng)新，其中就包括業(yè)界首個(gè)3D堆疊邏輯芯片。

　　據(jù)媒體報(bào)道，12月11日，英特爾召開架構(gòu)溝通會(huì)。會(huì)上，英特爾向參會(huì)者介紹了其基于10nm的PC、數(shù)據(jù)中心和網(wǎng)絡(luò)系統(tǒng)，并分享了其在處理器、架構(gòu)、存儲(chǔ)、互連、安全和軟件等六個(gè)工程領(lǐng)域的技術(shù)戰(zhàn)略。其中，熱度最高的莫過于新開發(fā)的首個(gè)3D封裝架構(gòu)“Foveros”，它可以說是英特爾面對其他從業(yè)者質(zhì)疑“摩爾定律”的最好回應(yīng)。

　　近年來多次出現(xiàn)“摩爾芯片唱衰論”。用很小的體積做到高性能，是現(xiàn)在芯片技術(shù)的主要方向，但是又要小，又要做到性能高，廠商們?nèi)粼龠\(yùn)用“摩爾定律”制造芯片，無疑難度很大。如今制作芯片的困難主要來自于材料上，當(dāng)芯片制程達(dá)到10nm時(shí)，柵氧化層的厚度變薄，會(huì)產(chǎn)生諸多量子效應(yīng)，晶體管很容易漏電。當(dāng)其他廠商接連研制出10nm、7nm制程的芯片時(shí)，一直使用“摩爾定律”的英特爾反而把本該在今年7月份就宣布發(fā)布的10nm制程工藝推遲到了明年年末。

　　而此次推出的Foveros技術(shù)則是對“摩爾定律”的延續(xù)。英特爾表示，F(xiàn)overos可以做到將計(jì)算電路堆疊，并快速地將它們連接到一起，從而將更多的計(jì)算電路組裝到單個(gè)芯片上，實(shí)現(xiàn)高性能、高密度和低功耗。

　　2019年下半年，英特爾將開始使用Foveros推出一系列產(chǎn)品，其首款產(chǎn)品將結(jié)合高性能10nm計(jì)算堆疊小芯片和低功耗22FFL基礎(chǔ)芯片。

　　英特爾芯片架構(gòu)主管拉賈·科杜里(Raja Kosuri)表示，他們在這20年里，一直研究這項(xiàng)技術(shù)。堆疊以前曾在內(nèi)存芯片中使用，但英特爾是第一家將該技術(shù)應(yīng)用到所謂的“邏輯”芯片中的公司。

　　“落后”的英特爾，這次要走在前面了。