三星宣布5nm、4nm、3nm工藝！全新晶體管架構

　　這兩年，三星電子、臺積電在半導體工藝上一路狂奔，雖然有技術之爭但把曾經的領導者Intel遠遠甩在身后已經是不爭的事實。

　　在美國舉行的三星工藝論壇SFF 2018 USA之上，三星更是宣布將連續進軍5nm、4nm、3nm工藝，直逼物理極限！

　　7LPP (7nm Low Power Plus)

　　三星將在7LPP工藝上首次應用EUV極紫外光刻技術，預計今年下半年投產。關鍵IP正在研發中，明年上半年完成。

　　5LPE (5nm Low Power Early)

　　在7LPP工藝的基礎上繼續創新改進，可進一步縮小芯片核心面積，帶來超低功耗。

　　4LPE/LPP (4nm Low Power Early/Plus)

　　最后一次應用高度成熟和行業驗證的FinFET立體晶體管技術，結合此前5LPE工藝的成熟技術，芯片面積更小，性能更高，可以快速達到高良率量產，也方便客戶升級。

　　3GAAE/GAAP (3nm Gate-All-Around Early/Plus)

　　Gate-All-Around就是環繞柵極，相比于現在的FinFET Tri-Gate三柵極設計，將重新設計晶體管底層結構，克服當前技術的物理、性能極限，增強柵極控制，性能大大提升。

　　三星的GAA技術叫做MBCFET(多橋通道場效應管)，正在使用納米層設備開發之中。

　　大家可能以為三星的工藝主要用來生產移動處理器等低功耗設備，但其實在高性能領域，三星也準備了殺手锏，大規模數據中心、AI人工智能、ML機器學習，7LPP和后續工藝都能提供服務，并有一整套平臺解決方案。

　　比如高速的100Gbps+ SerDes(串行轉換解串器)，三星就設計了2.5D/3D異構封裝技術。

　　而針對5G、車聯網領域的低功耗微控制器(MCU)、下代聯網設備，三星也將提供全套完整的交鑰匙平臺方案，從28/18nm eMRA/RF到10/8nm FinFET任君選擇。